PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-033404

(43)Date of publication of application: 31.01.2002

(51)Int.CI.

H01L 21/8247 H01L 29/788 H01L 29/792 H01L 27/115

(21)Application number: 2000-214397

(71)Applicant : SHARP CORP

(22)Date of filing:

14.07.2000 (72)I

(72)Inventor: YOSHIMI MASANORI


SHIGEMATSU MASAKI WADA MASAHISA

(54) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a nonvolatile semiconductor storage device which has a high gate coupling ratio needed for writing/erasing using an FN current without causing characteristic defects due to short-channel effect.

SOLUTION: After a control gate of a memory cell is formed, a side wall spacer of a silicon nitride film is formed on the side wall of the control gate and then thermally oxidized to prevent a floating gate upper part which is in contact with an insulating film between the control gate and floating gate from being oxidized; and the silicon substrate below the floating gate which is in contact with a tunnel gate oxide area is oxidized to provide the nonvolatile semiconductor storage device.



LEGAL STATUS

[Date of request for examination]

09.07.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本四种种介 (JP) (12) 公開特許公報 (A)

(11)特許出數公閱番号 特第2002-33404 (P2002-33404A)

(43)公開日 平成14年1月31日(2002.1.31)

FI 5-73-1-(19-5)
H01L 29/78 3.71 5.F001
27/10 43.4 5.F08.3 (51) Int.CL デーマコート"(参考) 10-1L 21/0m-29/788 HO1L 21/8247 27/115

審査請求 未請求 請求項の数4 OL (全 9 頁)

(21)出版器号 特服2000-214397(P2000-214397)

(22) 山瀬日 平成12年7月14日(2000.7.14) (71)出現人 000005049

シャープ株式会社

大阪府大阪市阿倍斯区長池町22番22号

(72)発明者。古見 正徳。

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72) 発明者 重松 正書

大阪府大阪市阿倍野区長他町22番22号 シ

ヤープ株式会社内

(74) 代理人 100065248


弁理士 野河 伊太郎

最終質に絞く

(54) 【発明の名称】 不揮発性半導体制度装置及びその製造方法 (57)【要約】

【課題】 ショートチャネル効果による特性不良を引き 起こすことなく、FN電流による書き込み消去動作に必 要な高いゲートカップリング比をもつ不揮発性半導体記 憶装置を提供することを課題とする。

メモリーセルのコントロールゲートを形 【解决手段】 成した後、コントロールゲートの側壁にシリコン変化験 のサイドウォールスペーサーを形成した後、熱酸化する ことでコントロールゲートとフローティングゲート間の 経縁族に接するフローティングゲート上部が酸化される のを防ぎ、トンネルゲート酸化領域に接するフローティ ングゲートの下部のシリコン基板を酸化することにより 上記録題を解決する。



「紅珠珠中の時期】

【語求項 1】 シリコン基板上に、宜いに平行に配置されたビット協と、該ビット協の間に該ビット協の最さ方向に隣接する複数個のメモリーゼルが配置された不揮発性半球体記憶装置において、メモリーセルが、シリコン基版側からトンネルゲート酸化限、フローディングゲートを会なくとも有じ、チャネル幅方向において、フローディングゲートとトンネルゲートを化限とが接する幅より小さい、フローディングゲートと保証限とが接する幅より小さいことを特徴とする不揮発性半導体記憶装置。

【請求項 2】 チャネル値方向において、フローティングゲートの上部と下部の値がほぼ同一であ、り、フローティングゲートとトンネルゲート酸化粧とが接する幅が、フローティングゲートと62様似とが接する幅の0。95。 倍以下である請求項。1 に記載の不揮発性半導体記憶装

(請求項:4] サイドウォールスペーサーを形成した後、熱酸化する前に、コントロールゲート上に子め形成した酸化既及びサイドウォールスペーサーをマスクとして、エッチングすることでシリコン基板にトレンチを形成することを特徴とする請求項:3に記載の不揮発性半導体記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、不揮発性半導体記憶装置及びその製造方法に関し、さらに詳しくは、互いに平行に配置されたビット線を有し、該ビット線の間にビット線の長さ方向に隣り合うように複数個のメモリーセルが配置された不揮発性半導体記憶装置及びその製造方法に関し、ケートカップリング比を確保した上で、スケーリングが容易な不揮発性半導体記憶装置及びその製造方法に係るものである。

[0002]

【従来の技術】従来技術による不揮発性半導体記憶装置。の平面図を図12に、また図12のメース"(ビット集に平行)方向及びY+Y"(ビット集に垂直)方向の断面を図10の左図及び右図に示す。

align of the first first that the second of the second of the

以 1990年 199

【0003】以下に、上記不揮発性半導体記憶装置の製造工程を順に説明する。

【0004】シリコンを抜った、トンネルゲート酸化限 2として8~10 n m程度の限を例えば熱酸化法により 形成し、続いて、例えばCVD法によりフローティング ゲート形成用限として50~150 n m程度のポリシリ コン関を堆積する。

【0005】次に、シリコン室化限を10~30 n m程 度堆接する。

【0006】 次に、フォトリソグラフィ技術によりレジストマスクを形成し、ドライエッチ技術を用いてポリジリコン映をパターニングし、フローティングゲード下層映1.6を形成する。

【0007】次に、上記レジストマスク、シリコン室化 関、フローティングケート下層限をマスクに斜め方向よ り砒素をイオン注入してN-拡散層10を形成し、その 砒素イオン注入部の一部分を覆うレジストマスクをフォ トリングラフィ技術により形成し、さらに高速度の砒素 をイオン注入してビット線となるN+拡散層9を形成す

【〇〇〇〇号】次に、フローティングゲート下層映 1.6上のシリコン室化膜をマスクに熱酸化を行い、プローティングゲート下層映画室部に 1.0~4.0 nmの酸化膜を形成した後により酸化膜を研究することで、フローティングゲート下層映画を酸化膜4eで埋め込む。

[0009] 続いて、シリコン室化解をリン酸により除去した後、露出したフローティングゲート下層関15上にCV D法により50nm程度のポリシリコン膜を堆積し、リンをイオン注入する。

【0010】 次に、フォトリソグラフィ技術及びエッチング技術を用いて、ポリシリコン群をパターンニングし、高いゲートカップリング比を確保するためのフローティングゲート上層関17を形成する。

【〇〇11】その後、CV D法により酸化膜を堆積した後、CMP法により酸化膜を研磨することで、フローティングゲート上層膜17間を酸化膜4.6で埋め込む。【〇〇12】次に、このフローティングゲート上層膜170上に、無酸化法等によるSiO2膜を、続いて減圧CVD法等によるSiO2膜を順次形成することで、絶縁膜であるONO膜5を形成する。

【OD 13】 次いで、このONO映上に減圧 CV D法により150nm程度のポリシリコン映を堆積する。次に、このポリシリコン映にリンをイオン注入した後、抵

抗を下げるために、例えばタングステンジリサイド限プ

A section to the second of the second se

をデポする。 【0014】 次に、フォトリソクラフィ技術により、先のフローティングゲートパターシ上層限と下層限に直交 する方向の所定のパターンのレジストマスクを形成し、 する方向の所定のハマーノのレンス「マスノンである。 このレジストマスクを用いて、例えば反応性イオンエッチング等によりタングステンシリサイド限フ。ロントロールゲート6.0NO限5、フローティングゲート下層 駅15及び上層限17をエッチングすることで、図10 に示されるようなメモリーセルが形成される。

【0015】係る不揮発性半導体記憶装置において、F N電流による書き込み消去動作を行うには、高いゲート カップリング比を確保する必要がある。ゲートガップリ ング比(GCR)は、以下の式で表される。

【003.6】 GCR= C1/(C1+C2) ここでC1はフローティングゲート= コントロールゲー ト間の各量、 〇2はブローティングゲート - 挙帳、及び フローティングゲート - ピット線間の容量の和である。 【0017】従来の不揮発性半導体記憶装置において、 フローティングゲートを2層のポリシリコン膜で形成し て、ゲートカップリング比を高めているが、2層のポリ シリコン膜をフォトエッチング工程により形成するの で、メモリーセルのピット集幅は、フローティングゲート上層膜 1 7 を形成する際のフォトリッグラフィ技術での最小加工寸法+フローティングゲート下層膜 1 6との アライメント条裕以上とする必要があり、メモリーセル の機細化を進め、ビットQQ値を加工限界寸法とした時、 大きなで1を確保するのが困難となる。また、フローテ ィングゲート・コントロールゲート間の絶縁棋には、通 常、ONO限(シリコン酸化映ら)O2/シリコン変化 映/シリコン酸化映ら)O2の3層)が用いられ、絶縁 耐圧、データの保持特性から、トンネルゲート酸化関に 比べ、厚い関厚が必要であ り薄膜化により C 1 を大きく することも難しい.

【0018】この問題点を解決するため、例えば特開平 6-207293号公報に示されているように、フロー ティングゲートを不純物濃度の低いポリシリコン膜(フ ローティングゲート上層膜) 1.9と不純物濃度の高いボ リシリコン膜(フローティングゲート下層膜) 1.8の2 層のポリジリコン構造として、コントロールゲートとフ ローティングゲート間の絶縁膜に接するプローティング ゲート上層膜 1 g に比べ、トンネルゲート酸化領域に接 する不純物濃度の高いポリシリコンからなるフローティ ングゲート下層膜 18を厚く酸化し(高濃度ポリシリコ ン膜による増速酸化のため)、メモリーセルのチャネル 長を短くすることでロ2を小さくし、ゲートカップリン グ比を大きく設定している (図 1 1 参照) 。図中、2 0 はメモリーセルのソースドレイン領域、2 1 は熱酸化膜 をそれぞれ意味する。 [0019]

「突明が解決しようとする課題」しかしながら、上記し た不復発性半等体記憶装置では、フローティングゲート が2層のポリシリコン供からなり。フローティングゲー ト下層膜の過度を高める必要があっため、フローティン グゲートを構成するポリシリコン映のグレインパウンダ リー部にオキサイドリッジ領域が形成され、不純物(例 えばリン)が偏折することで、トンネルゲート酸化膜の パリアハイトが低くなり、FNトンネル電流がばらつ く。その結果、FNトンネル電流による書き込み消去特性がはらつくほか、データの保持特性が劣化するという 円貼があった。さらにフローティングゲート下層既の酸化 を行うとメモリーセルの実行チャネル長が短くなるの で、セルな小をしていく上で、ショードチャネル効果に よりセル特性がはらつくという問題がある。 [0020]

r...[4]

【課題を解決するための手段】本発明は、上述の課題を 解消するためになされたものであ り、メモリーセルのコ ントロールゲートを形成した後、コントロールゲートの **側壁部にシリコン変化膜のサイドウォールスペーサーを** 形成し、次いで、無酸化することで、コントロールゲートとフローティングゲート間の絶縁関に接するフローティングゲート間の絶縁関に接するフローティングゲート上部が酸化されるのを防いだ上で、トンネ ルゲート酸化映に接するフローティングゲートの下部の ジリコン基版を、メモリーセルのチャネル幅を小さくするように、厚く酸化することを特徴とするものである。 【OO21】かくして本発明によれば、シリコン基板上に、互いに平行に配置されたビット線と、該ビット線の 間に該ビット線の長さ方向に隣接する複数個のメモリー ゼルが配置された不揮発性半導体記憶装置において、メ モリーセルが、シリコン茎板側からトンネルゲート酸化 膜、フローティングゲート、路縁膜及びコントロールゲ ートからなるゲート電極を少なくとも有し、チャネル値 方向において、フローディングゲートとトンネルゲート 酸化膜とが接する幅が、フローディングゲートと絶縁膜 とが接する幅より小さいことを特徴とする不揮発性半導 体記憶装置提供される。

【0022】更に、本発明によれば、上記不揮発性半導 体記憶装置の製造方法であって、シリコン基板上に、互いに平行に配置されたビット線と、該ビット線の間にシ リコン基板側からトンネルゲート酸化関、プローティン グゲート、絶縁膜及びコントロールゲートからなるゲー ト電極を有し、該ピット線の長さ方向に隣接するように 複数個配置されたメモリーセルとを形成した後、コント ロールゲートの側壁部にシリコン変化膜からなるサイド ウォールスペーサーを形成し、次いで無酸化すること で、コントロールゲートとフローティングゲート間の絶 緑膜に接するフローティングゲートの上部を酸化せず、 トンネルゲート酸化膜に接するフローティングゲートの 下部のシリコン基板を酸化することで、チャネル幅方向 において、フローティングゲートとトンネルゲート酸化

踑とが接する値を、フローティングゲートと絶縁以とが 接する個より小さくすることを特徴とする不揮発性半導 体記憶装置の製造方法が提供される。

[0023]

【発明の実施の形態】実施の形態 1 本発明による不揮発性半導体記憶装置の平面図を図9に 示す。以下に本発明の不揮発性半導体記憶装置の製造方 法について説明する。

【0024】図1(e)~図2(d)は、本発明の製造 方法による第1の実施例を説明する工程断面図であり、 左図は図9の×-×"(ビット線に平行)方向及び右図はY-Y'(ビット線に垂直)方向の断面を示す。以下 に工程順に説明する。

【0.025】ます、シリコン基板1に、トンネルゲート 酸化膜2を8~10nm程度で、例えば熱酸化法により 形成し、続いて、例えばCVD法によりフローティング ゲート形成用限として5.0~ 1.50 n m程度のポリシリ コン膜を堆積する。

【0026】次に、シリコン金化膜を10~30nm程 疳を堆積する。

【0027】次に、フォトリソグラフィ技術及びドライ・ エッチ技術を用いてこれら映をパターニングし、プロー ティングゲート3を形成する。

【OO28】次に世未をイオン注入してN-拡散層10 を形成し、その砒素イオン注入部の一部分を覆うレジス トマスクをフォトリングラフィ技術により形成し、さら に高速度の砒素をイオン注入し、ビット線となるN:拡 散層りを形成する。なお、砒素以外にもリンを使用して もよい。

【0029】次に、フローティングゲート3上のシリコン安化限をマスクに熱酸化を行い、フローティングゲー ト側壁部に10~40 n mの酸化膜を形成した後、例え ばCVD法により更に酸化膜を堆積し、CMP法により 酸化膜を研磨することで、フローティングゲート間を酸

化製4で埋め込む。 【0030】次にフローティングゲート上のシリコン室 化膜をリン酸により除去した後、次に、このプロデディ ングゲート3の上に、熱酸化法等による5 i O2膜を、 続いて滅圧 CVD法等によるシリコン変化限を、さらに 滅圧 CVD法等によるSIO2限を頂次形成し、コント ロールゲートとフローティングゲート間の絶録既である ONO限5を形成する。さらに、このONO限5上に選 圧CV D法により 15 Dinm程度のポリシリコン膜を推 待する.

【0031】次に、このポリシリコン既にリンをイオン 注入した後、抵抗を下げるために、例えばダングステンシリサイド限フをデポし、次いで、例えばCVD法によ りSiO2膜Bをデポする。

【〇〇32】次に、フォトリソグラフィ技術により先のフローティングゲートパターンに直交する方向に所定の

パターンを有するレジストマスクを形成し、このレジス 3を順次エッチングする(図 1. (e))。 【O 0 3 3】次に、例えば選圧 GV D法等によるシリコ

ン室化膜 1 1 を 1 0~2 0 n m程度堆積し (図 1 (b))、例えば反応性イオンエッチング等によりエッ

チバックし、コントロールゲート側面にサイドウォール スペーサー1 2を形成する(図 2(o)))。 【〇〇34】ここで形成したサイドウォールスペーサー 、「2をマスクにコンドロールケート間に、「無酸化を施 す、「この時、「コントロールケート及びフローティングゲ - トの他面をサイドウォールスペーサール 2 により覆うことで、コントロールゲートとフローティングゲート間の危縁段に接するフローティングゲート上部が輸化され

るのを防いた上で、トンネルゲート酸化財に接するフロー ーティングゲードの下部のシリコン基板が、メモリーセ ルのチャネル幅を小さくするように、厚く酸化される。 (図2 (d))

【0035】なお、この実施の形態において、フローティングが、トの上部と下部の幅はほぼ同一である。 ま た。フロニティングケートとトンネルケート酸化既とが た。フロー 接する幅は、フローティングゲードと絶縁膜とが接する 幅のり、95倍以下であ ることが好ましく、0、6~ O. 8倍であることがより好ましい。上記工程により不 揮発性半導体記憶装置を製造することができる. 【0036】実施の形態2

次に、本発明の第2の実施例を説明する。図3(a) 図3 (ib) に示すように、耐速の実施の形態 1 と同じ工程により、コントロールゲート側面にシリコン室化棋の サイドウォールスペーサー12を形成する(図4 (c))

【ロロ37】次に、コントロールゲート上のSiO2関 8及び側面のサイドウォールスペーサー12をマスク に、コントロールゲート間のシリコン基板1を、例えば 反応性イオンエッチング等により異方性エッチングし て、シリコン基板にトレンチ1.4を形成する(図4 (d)).

【0038】次に、サイドウォールスペーザー12をマ スクにコントロールゲート間に、熱酸化を施す。この 時、コントロールゲート側面をサイドウォールスペーサ - 12により覆うことで、コントロールゲートとフロー ティングゲート間の絶縁膜に接するフローティングゲー ト上部が酸化されるのを防いた上で、トンネルゲート酸 化領域に接するフローティングゲートの下部のシリコン を板が、メモリーセルのチャネル帽を小さくするように、厚く酸化される(図5(e))。上記工程により不 揮発性半導体記憶装置を製造することができる。 [0039] 実施の形態3

太に、本発明の第3の実施の形態を説明する。図 6 (a) (図 5 (b) に示すように、前述の実施の形態 1、2 と同じ工程により、コントロールゲート側面にシ リコン会化映のサイドウォールスペーサー12を形成す る(図 7 (c))。

【0041】次に、サイドウォールスペーサー12をマスクにコントロールゲート間に、無酸化を施す。この 時、コントロールゲート間面をサイドウォールスペーサー12により覆うことで、コントロールゲートとフローティングゲート間の結縁限に義するフローティングゲート上部が酸化されるのを防いだ上で、トンネルゲート酸では特をフローティングゲートの下部のみを、すなわちメモリーセルのチャネル幅を小さくするように、厚く酸化される(図8(e))。

[0042] 上記工程により不存案性半導体記憶装置を 製造することができる

製造することができる。 (0043)以上、フローティングゲード下部の寸法を チャネル個方向に小さくする3つの実施例について述べ たが、その効果は、実施の形態(<実施の形態2<実施 の形態3の順であった。

たが、その効果は、実施の形態 1 < 実施の形態 2 < 実施の形態 3 の順であった。
【O 0 4 4】なお、上記実施の形態は、単なる例示であって、不揮発性半導体記憶装置を構成する各要素及びそれを形成するための方法は、当認分野で公知の要素及び方法をいずれも使用することができる。また、各要素の原さ等の構造も、所望の不揮発性半導体記憶装置の特性に応じて適宜決定することができる。

[0045]


【発明の効果】本発明によれば電メモリーゼルの輸小を 進め、ビット韓幅を加工寸法限界まで輸小しても、ショートチャネル効果による特性不良を引き起こすこともな く、FNトンネル電流による書き込み消去動作に必要な 高いゲートカップリング比を持つ高信頼性の不揮発性半 等体記憶装置が得られる。


【図面の簡単な説明】


【図1】本発明の不揮発性半導体装置の製造方法の一実施の形態を示す概略断面図である。


【図2】本発明の不揮発性半導体装置の製造方法の一実 旋の形態を示す極略断面図である。 【図3】 本発明の不揮発性半導体装置の製造方法の一実 施の形態を示す概略断面図である。 【図 4】本発明の不揮発性半導体装置の製造方法の一実 旅の形態を示す概略断面図である。 【図5】本発明の不揮発性半導体装置の製造方法の一実 旅の形態を示す概略断面図である。 【図 6】 本発明の不揮発性半導体装置の製造方法の一実 施の形態を示す保略断面図であっる。 【図7】本発明の不揮発性半導体装置の製造方法の一実 施の形態を示す概略断面図である。 【図8】本発明の不揮発性半導体装置の製造方法の一実 施の形態を示す概略断面図である。 【図9】本発明の不揮発性半導体装置の概略平面図であ 【図 1 0】 従来の不揮発性半導体装置の概略断面図であ 【図 1 1 】 従来の不揮発性半導体装置の概略断面図であ 【図 1 2】 従来の不揮発性半導体装置の概略平面図であ 【符号の説明】 1 シリコン基板 2 トンネルゲート酸化映 6 コントロールゲート フ タングステンシリサイト映 8-SIO2関 9 N+拡散層 1.0. N-拡散層 11 シリコン室化膜 12 サイトウォールスペーサー 13、21 熱酸化膜 14、15 トレンチ 16、418 フローティングゲート下層限 17、19 フローティングゲート上層限 20 メモリーセルのソースドレイン領域


21 熱酸化限
















(図 5)

















フロントページの枝き

(72)発明者 和田 昌久 大阪府大阪市阿倍野区長池町22番22号 シャーブ株式会社内

Fターム(参考) FOOT AA23 AA25 AA43 AA63 A808 AD15 AD16 AD19 AD20 AD62 AG02 AS07 AG28

AG 02 AG 07 AG 28 55 083 EP 02 EP 23 EP 41 EP 55 EP 63 EP 68 JAO 4 JA35 JA 58 JA53 KA 08 KA 13 JA 02 PR 03 PR 12

PR29

SF101 BA05 BA07 BA36 BB05 B005 B006 B010 B012 B037 BH03

BH13 BH13